Управление памятью МП Intel 8080

Для управления операциями обмена с памятью в МП Intel 8080 используются сигналы, описанные ранее, а также два производных ригнала. Производными являются сигналы ЧТЕНИЕ ПАМЯТИ (Mem#) и ЗАПИСЬ В пАмя1Чь (MEMW). Сигнал ЧТЕНИЕ ПАМЯТИ принимает действующее значение, когда данные читаются из памяти и информационная шина находится в состоянии ВВОД (DBIN=1). Сигнал ЗАПИСЬ В ПАМЯТЬ принимает действующее значение, когда данные записываются в память. Эти сигналы могут быть получены либо от логических схем, либо от контроллера системы 8228 и драйверов шины, показанных на рис. 7.35. Устройство 8228 состоит из регистра состояния, дрейвера двусторонней информационной шины и матрицы логических схем.

Сигнал MEMR может выполнять несколько функций.

1. Разрешать открывать тристабильные выходы ПЗУ таким образом, что они будут иметь действующее значение только во время цикла чтения.

2. Разрешать открывать тристабильные выходы из ОЗУ таким образом, что сигналы на этих выходах будут формироваться только во время циклов чтения.

3. Разрешать работу буферов с тремя состояниями, которые соединяют ЦП и блоки памяти.

4. Исключить возникновение конкурирующих запросов на шину во время смены адресов. Работа каждого элемента памяти разрешается раздельно с помощью сигнала MEMR. При смене адресов все элементы памяти будут отключены (так как MEMR включает в себя DBIN).

Чтобы сформировать общие разрешающие сигналы для памяти или буферов, действующим значением которых является 0, может потребоваться подача сигнала MEMR и разрешающих сигналов от дешифраторов на схемы ИЛИ (при условии, что действующими значениями выходных сигналов дешифраторов являются 0).

Зная времена задержки и установки, легко получить временные характеристики для наихудшего случая. Время доступа для совместимой памяти tace определяется минимальным временем, которое обеспечит требуемые времена установки tdsl (в течение фх) и tds2 (в течение гДе tda — максимальное время задержки адреса, равное 200 не; tp— период тактового генератора, равный 500 не (стандартное значение); td82 — время установки данных во время <р2, равное 130 не; /ф2— длительность <р2, равная 250 не (стандартное значение); tdl — время задержки от <рх до <р2, равное 50 не (стандартное значение); tdsl — время установки данных в течение фх, равное 30 не. Итак, требуемое время доступа — это минимальное время из двух времен:

tacc < 670 НС» ^асс < 470 НС.

Таким образом, для работы с максимальной скоростью для МП Intel 8080 требуется память с временем доступа, не превышающим 470 не.

Интерфейс с более медленными ЗУ может быть обеспечен с помощью линии READY^ГОТОВ). Если линия READY не находится в состоянии 1 хотя бы за 120 не до среза сигнала щ в такте Т2, ЦП на один цикл тактового генератора перейдет в состояние WAIT (ОЖИДАНИЕ) и автрматическ^продлит действие всех прочих управляющих сигналов. Линия ГОТОВ может быть синхронизирована с тактовым генератором с помощью триггера, который является частью модуля 8224, представляющего собой тактовый генератор.

Проектирование модуля памяти МП Intel 8080 не вызывает особых сложностей. Так как по сигналу СБРОС управление передается ячейке с нулевым адресом то младшие адреса памяти отводятся под ПЗУ, и систему можно запускать без необходимости повторной за грузки программы- Дешифраторы мо^ут вырабатывать* разрешающие сигналы для различных элементов памятки; модули памяти в зав и си мости от новых требований могут быть {легко реорганизованы или расширены.

 



Смотрите гироскутеры купить в перми здесь. . http://matreshkatm.ru/ vie 4 princesse принцес туалетная вода.