Временные характеристики МП Intel 8080

Синхронизирующая серия в МП Intel 8080 состоит из двух сигналов: короткого фх (стандартной длительностью 100 не) и следующего за ним длинного <р2 (стандартной длительностью 250 не). В стандартном варианте МП Intel 8080 тактовая частота равна 2 мГц, хотя в некоторых версиях он может работать вдвое быстрее. Обычно для генерации тактовых сигналов, управляющих работой МОП- и ТТЛ-схем, для синхронизации сигналов ГОТОВ и СБРОС, а также для выработки стробирующего сигнала STSTB (СТРОБ СЛОВА СОСТОЯНИЯ), необходимого для запоминания данных о состоянии, полученных из шины данных, используют специальный модуль Intel 8224 (рис. 7.32).

Работа процессора может рассматриваться в терминах следующих временных интервалов:

командный цикл, представляющий собой время, необходимое для выборки, дешифрирования и выполнения команды;

машинный цикл — это время, необходимое для передачи данных в память или в порты ввода-вывода или обратно;

такт, представляющий собой промежуток времени между двумя соседними переходами тактового сигнала ц>г из отрицательного состояния в положительное. Другими словами, такт совпадает с одним периодом тактового генератора.

Машинный цикл длится от трех до пяти тактов. Три такта используются для осуществления доступа к модулю памяти или ввода-вывода. Остальные два такта (если они присутствуют) используются для декодирования и выполнения команды.

Если через М и Т обозначить соответственно машинный цикл и такт, то работа процессора может быть описана следующим образом.

1. Во время такта Тг цикла Мх ЦП помещает содержимое СК на адресную шину, а информацию о состоянии (нужную в цикле выборки команды) на шину данных. Все эти операции выполняются непосредственно за фронтом тактового сигнала <р2. Первая часть цикла используется для завершения предыдущего цикла с целью предотвращения возможного наложения. Максимальное время задержки адреса составляет 200 не, а максимальное время задержки данных — 2й0 не.

2. Во время такта Т2 цикла Мг информация о состоянии фиксируется внутри процессора и информационная шина либо используется для  вывода данных, либо переводится в состояние ожидания ввода данных (DBIN = 1). Все эти действия выполняются непосредственно за фронтом тактового сигнала <р2, за исключением фиксации состояния, которая происходит по срезу сигнала фх.

3. Во время такта Т3 цикла М1 осуществляется либо передача данных в процессор (цикл чтения), либо формирование сигнала записи WR. Чтобы данные были приняты корректно, этот сигнал должен удовлетворять временам установки как во время сигнала фх, так и во время сигнала ф2. Минимальные времена установки составляют 30 но до среза фх и 130 не до среза ф2. Сигнал записи прекращается примерно через 130 не после смены данных и адреса относительно фронта ф2 в следующем цикле.

4. Такты Т4 и Т6 используются для того, чтобы дешифрировать и выполнить команды. Эти такты обычно присутствуют во время цикла выборки команды. Различие между командами, требующими четыре или пять тактов, определяется при внутреннем дешифрировании.