Простые модули памяти

Простые модули памяти состоят из одного корпуса памяти или простого набора корпусов с одинаковыми адресными соединениями.Для более сложных модулей памяти требуются схемы дешифрирования, которые активируют некоторую часть модуля для выполнения операций обмена.
Простейший модуль памяти состоит из одного модуля ПЗУ. Простые контроллеры представляют собой двухкорпусные мйкро-ЭВМ, которые состоят из одного корпуса процессора и одного корпуса ПЗУ. На рис. 7.7 показано назначение выводов типичного ПЗУ. Адресные входы определяют, какое слово появится на информационных выходах. Схемы дешифратора являются частью такого ПЗУ. Каждая адресная линия увеличивает вдвое число адресуемых ячеек, в то же время число информационных линий равно длине ячейки. Большинство ПЗУ имеют длину ячейки 4 или 8 бит.

Постоянные ЗУ имеют небольшие габариты, так как в них отсутствуют информационные или управляющие входы. Для ПЗУ типа А256х8 требуется от двух до четырех выводов для подключения питания и по восемь выводов для информационных и адресных шин. Таким образом, вся память системы может быть заключена в одном корпусе, имеющем от 18 до 24 выводов.

Синхронизация ПЗУ осуществляется просто. Максимальный промежуток времени от момента подачи адреса до момента выдачи данных называется максимальным временем доступа. Изготовитель гарантирует определенное значение этой величины в определенном диапазоне температур и в определенных операционных условиях. Данный промежуток времени является значением, которое необходимо учитывать при организации работы процессора. Предполагается, что на протяжении всего процесса доступа значение адреса остается постоянным.

На рис. 7.8 показаны входы и выходы типичного микропроцессора. Адресные выходы содержат адрес ячейки, к которой обращается ЦП. На информационные входы поступает содержимое этой ячейки. Поступление сигнала на вход СБРОС приводит к посылке в СК заранее известного адреса. Адресные шины микропроцессоров обычно имеют от 8 до 16 линий, а шины данных — от 4 до 8 линий.

Рис, 7.7. Типичный модуль ПЗУ (не требуются специальные управляющие сигналы)

Рис. 7.8. Типичный модуль микропроцессора

Чтобы упростить взаимное соединение ЦП и ПЗУ, будем считать, что имеется:

а) 113^ на 256 8-битных ячеек (как в типовом устройстве 1702); v б) 8-^итный процессор с 8-битной информационной и 8-битной адресной шинами;

в) сигнал СБРОС, который обнуляет СК.

Несложно выполнить подключение при других допущениях.

На рис. 7.9 показано взаимное подключение ЦП и ПЗУ для оговоренной выше конфигурации. Адресные выходы ЦП подключены непосредственно к адресным входам ПЗУ. Информационные входы ЦП подключены непосредственно к информационным выходам ПЗУ. Система работает следующим образом:

а) сигнал СБРОС запускает ЦП, заслав в СК нулевой адрес;

б) ЦП выполняет программу, хранимую, в ПЗУ, начиная с нулевого адреса.

Разумеется, ЦП не может осуществлять запись в ПЗУ.

Поскольку число адресных линий равно восьми, общая емкость памяти равна 256 ячейкам. Если фактически в ЦП имеются лишние адресные линии, то их можно просто оставить незадействованными, как в системе, структура которой показана на рис. 7.9. Значения сигналов на не-задействованных линиях не участвуют в дешифрировании адреса. Таким образом, каждой ячейке ПЗУ будет соответствовать несколько адресов. Пусть подобная избыточность не смущает читателя, так как она не отражается на работе ЭВМ. Сложности возникают тогда, когда одному адресу соответствует несколько различных ячеек.
 

Рис. 7.9. Интерфейс между ЦП и ПЗУ