Управление памятью в МП Motorola 6800 несколько сложней, чем в МП Intel 8080, поскольку память не участвует в большинстве циклов, отсутствует сигнал записи и используется активная фаза тактового
Каждая операция выборки команды или данных выполняется за один период тактового генератора. Все команды требуют по крайней мере еще одного периода после первоначальной выборки. Команды длиной в одну
В МП Motorola 6800 используется двухфазный неперекрывающийся тактовый генератор с максимальной частотой 1 мГц (т. е. с длительностью периода 1 мкс). Фазы <рх и<ра обычно имеют длительность
На рис. 7.36 показано расположение выводов микропроцессора Motorola 6800. Интерес представляют следующие сигналы:
17 двухфазного тактного генератора (входы q^' и <р2);
2) 16-битной адресной шины
Для управления операциями обмена с памятью в МП Intel 8080 используются сигналы, описанные ранее, а также два производных ригнала. Производными являются сигналы ЧТЕНИЕ ПАМЯТИ (Mem#) и ЗАПИСЬ В
Цикл выборки и дешифрирования каждой команды занимает четыре или пять тактов генератора. Команды, для выполнения которых не требуется дополнительных обращений к памяти или внутренних пераций,
Синхронизирующая серия в МП Intel 8080 состоит из двух сигналов: короткого фх (стандартной длительностью 100 не) и следующего за ним длинного <р2 (стандартной длительностью 250 не). В стандартном
В этом параграфе описываются блоки памяти и циклы чтения и записи в микропроцессорах Intel 8080 и Motorola 6800, рассматриваются управляющие сигналы, временные характеристики, адресация и
Запоминающие устройства с тремя состояниями имеют такие же временные характеристики, как и другие ЗУ, за исключением задержек для разрешения и снятия разрешения. Разрешение не оказывает влияния на
Простейший модуль памяти с тремя состояниями показан на рис. 7.28. В приведенной схеме выходы дешифратора соединены с разрешающими входами модулей памяти. С помощью неиспользованных адресных линий
Часто в микро-ЭВМ необходимо использовать буфера, драйверы и приемники. К числу распространенных устройств такого рода относятся буфер с тремя состояниями типа 8Т97 и приемопередатчик шины с тремя
В ЭВМ с большим числом входов схемы с тремя устойчивыми состояниями [высокий уровень выходного сигнала, низкий уровень выходного сигнала или «цепь разомкнута» (большой импеданс)]
Структуры шин можно упростить, если использовать специальные выходы, которые можно объединять без помощи логических схем. О таких выходах говорят, что они допускают «монтажное ИЛИ». Этот
Только незначительное число модулей памяти состоит из одного корпуса памяти или простого набора корпусов памяти, которые имеют одни и те же адресные соединения. Для более сложных модулей памяти
Во всех ранее рассмотренных в данной главе случаях предполагалось, что ЗУ имеют достаточно малое время доступа и поэтому могут работать с процессором в режиме максимального быстродействия. Поскольку
Простые модули памяти состоят из одного корпуса памяти или простого набора корпусов с одинаковыми адресными соединениями.Для более сложных модулей памяти требуются схемы дешифрирования, которые
На рис. 7.1 показан интерфейс между микропроцессором и памятью. В качестве интерфейса используются:
1) шина адреса. Центральный процессор использует эту шину для выбора некоторой ячейки памяти при
До сих пор в данной книге микропроцессоры рассматривались как самостоятельные устройства, которые каким-то образом выбирают данные и команды из памяти, посылают их в память и с помощью модулей
