Микропроцессор Intel 8080

Подсистема ввода-бывода для Intel 8080 обычно строится на ТТЛ-устройстваи методом изолированных линий ввода-вывода. Пользователю доступны программируемые интерфейсы однако в большинстве систем используется порт ввода-вывода 8212

Микропроцессор 8080 имеет две команды ввода-вывода:

команда IN передает 8-битные данные из адресуемого порта ввода в аккумулятор;

команда OUT передает 8-битные данные из аккумулятора в адресуемый порт вывода.

Обе команды выполняются за 10 периодов тактовых импульсов и занимают в памяти 2 байта: один байт — для кода операции, другой — для 8-разрядного адреса устройства (или порта). Таким образом, процессор может управлять 256 портами ввода и 256 портами вывода. Центральный процессор выставляет 8-раз-рядный адрес устройства как в старшие, так и в младшие разряды шины адреса, поэтому любую из групп разрядов можно декодировать как адрес.

Два сигнала состояния, выдаваемые процессором в первом такте каждого машинного цикла, указывают, что данный цикл является циклом ввода-вывода. Бит INP (шестой бит состояния) идентифицирует цикл ввода, а бит OUT (четвертый бит состояния) — цикл вывода. Для формирования сигналов управления 1/OW и I/OR (действующее значение— низкий уровень), совместимых с сигналами управления памятью (рассмотренными в предыдущей главе),можно скомбинировать Сигналы INP и OUT с сигналом записи (WR) и сигналом направления работы шины данных (DBIN). Поступление этих сигналов обеспечивается системным контроллером 8228. Отметим следующие основные положения, которые следует иметь в виду при организации ввода данных.

2. Декодирующая система должна отличать адреса ввода-вывода от адресов памяти. Для этого требуется, чтобы либо каждый порт ввода открывался сигналом INP (илй I/OR), либо порты ввода были изолированы от общей шины данных буферами с тремя состояниями, открываемыми по одному из упомянутых сигналов. -

3. Декодирование 8-разрядного адреса устройства не должно противоречить действию сигналов открытия тристабильныи устройств. Если число портов ввода не веля ко, то полное декодирование не требуется.

4. Синхронизация редко вызывает трудности, так как ТТЛ-порты работают с гораздо меньшей временной задержкой, чем модули памяти на МОП-схемах.

На рис. 8.43 изображена подсистема ввода, содержащая четыре порта. Каждый порт открывается сигналом от декодера и сигналом I/OR от системного контроллера. Эта подсистема ввода может пользоваться шиной данных совместно с памятью.

Отметим следующие основные положения, которые следует иметь в виду при организации вывода данных.

1. Все порты вывода должны иметь адресуемый фиксатор. В качестве такого фиксатора можно использовать модуль 8212 фирмы Intel в режиме вывода (MD — 1). Порт вывода не обязательно должен иметь три состояния, так как его выход не выставляется на совместно используемую шину.

2. Система должна отличать адреса ввода-вывода от адресов памяти. Обычно каждый порт вывода синхронизируется сигналом OUT или I/OW.

3. Одна и та же система декодирования может вырабатывать, адреса как входных, так и выходных портов.

4. Синхронизация редко вызывает трудности, за исключением тех случаев, когда данные не фиксируются и доступны в течение слишком короткого промежутка времени.

На рис. 8.44 показана подсистема вывода, содержащая четыре порта. Каждый порт синхронизируется сигналом от декодера и сигналом I/OW от контроллера 8228. Эта подсистема вывода может использовать шину данных совместно с памятью и с портами ввода.

Малые подсистемы ввода-вывода могут использовать линию выбора порта так, как показано на рис. 8.45. Каждая линия адреса выбирает один из портов. Число портов здесь ограничено числом линий адреса (восьмью), а номера портов— степенью двойки (табл. 8.9). В декодерах нет необходимости.

Процессор 8080 может использовать в метод ввода-вывода, адресуемого кап память. В этом случае управляющие гиг налы и команды ввода-в кто да не используются* вместо этого для адресации устройств ввода-вывода резервируются опре-деленные адреса памяти. Например, линия А*5 адресной шины иожет использоваться для того, чтобы отличить УВВ от памяти. При этом устройствам рвода-вы-вода и памяти предоставляется провтранвтво по 32 К, из которых память занимает младшие 32 К адресов, среди которых находится адрес перехода по сигналу «оброс» (RST) и адреса подпрограмм обработки прерываний, Организованная ia« ким способом подсистема ввода-вывода может адресовать до 15 портов, причем декодеры не нужны. Ввод-вывод, адресуемый как память, удобен для микро-ЭВМ в ееетав которых входят такие устройства, как программируемый интерфейс связи 8251, программируемый интерфейс периферийных устройств 8255 и многофункциональный контроллер ввода-вывода ТMS 5501
 



Крепление и прокладка кабеля.